LVDS在百度百科上的定義是一種低電源電壓，穩(wěn)定性高的差分信號，1994才被提出并開始研發(fā)應用，這種信號傳輸模式目前已廣泛使用在石英晶體振蕩器里，使頻率元件與數據傳輸和接口技術相結合。LVDS輸出的石英水晶組合，叫做LVDS差分晶振，應用在頻率元件里可具有低相位抖動，低相位噪聲等高性能。LVDS的英文全稱是Low-Voltage Differential Signaling，也就是低壓差分信號的意思。
本文介紹了如何將LVDS信號用于采用Virtex-EFPGA的高性能多點應用。多點LVDS允許許多接收器由一個Virtex-ELVDS驅動器驅動。仿真結果表明，此處描述的參考設計將工作在DC至311Mbits/s。本文包括DC規(guī)范，微帶線和布局指南。憑借簡單的源和差分端接，Virtex-EFPGA可直接驅動多點LVDS，取代昂貴的TTL-LVDS驅動器和接收器，從而減少電路板面積和高性能應用的偏斜。Virtex-E驅動器通過吸收源上的任何反射能量而不是將其傳遞到線路上，實際上改善了其他LVDS驅動器的信號完整性。這項創(chuàng)新可在具有多達20個LVDS接收器的多點線路上實現311Mb/s信號傳輸，在參考設計中跨越4英尺以上，具有高信號完整性和抗噪性。
LVDS使用差分信號來提高單端技術的抗噪性。多點LVDS允許許多接收器由一個Virtex-ELVDS驅動器驅動。Virtex-EFPGA真正的差分LVDS輸入和輸出能力實現了這種多點應用。Virtex-E多點LVDS驅動器可以驅動具有20比1扇出的線路，使Virtex-ELVDS適用于各種高負載應用。Virtex-ELVDS驅動器省去了昂貴的TTL-LVDS轉換器，實現了邏輯與高速差分信號的直接接口。這種集成減少了信號偏移，并減少了實現高性能應用所需的電路板面積。
多點LVDS電路：
圖1顯示了典型的多點LVDS應用。左側LVDS驅動器的Q和Q輸出沿著多點線的長度串行連接到LVDS接收器的輸入。電阻器RT在多點線路的末端并行地終止Q和Q信號。在具有接地層的標準PC板上制作的簡單微帶線足以滿足此應用。

圖1：典型的多點LVDS應用

用于多點LVDS的微帶傳輸線：
微帶線是PCB的頂層或底層上的PCB（印刷電路板）跡線，位于下一個內層的地平面或電源平面上。圖2顯示了微帶傳輸線的橫截面。走線寬度（w），走線平面上方的走線高度（h），走線厚度（t）以及PCB的相對介電常數（?r）決定了微帶特性阻抗（Z0）。表1總結了圖2中微帶的特征阻抗，了解使用1盎司銅的FR4PCB上w和h的典型值。

圖2：微帶傳輸線的橫截面

表1：w和h的典型值的微帶阻抗。

筆記：
t=1.4密耳（1盎司銅）
∑r=4.5（高頻時的典型FR4）
1000密耳=1英寸=25.4毫米
阻抗誤差=?2％
平面上方的跡線寬度和高度四舍五入到最接近的密耳，以便于布局和制造。注意微帶傳輸線阻抗隨w/h比近似恒定。w/h比為4，大致為Z0=29至30歐姆。w/h比為1.6，得到大約Z0=51至52歐姆。使用w/h比近似，可以估計具有任何平面間距的微帶的特征阻抗。圖3是Virtex-E多點LVDS驅動器的示例布局，左側是源電阻和電容，右側是終端電阻。

圖3：Virtex-E多點LVDS驅動器的物理布局

筆記：
所示的所有PCB走線都是29Ω微帶。
表2.可以使用與Rs和Rdiv串聯的更高阻抗
多點LVDSDC規(guī)范：
LVDS輸出通常驅動a±350mV的電壓擺幅（Q-Q），Q和Q的平均值（Q+Q）/2有時稱為偏移電壓或共模電壓。典型的LVDS貼片振蕩器輸出共模電壓為1.25V，由LVDS驅動器設置。表2總結了LVDS的DC規(guī)范。
表2：標準LVDSDC規(guī)范

從Virtex-E器件驅動多點LVDS

圖4顯示了Virtex-ELVDS線路驅動器的完整原理圖，該驅動器以多點配置驅動20個LVDS接收器。接收器是Virtex-E接收器或其他現成的LVDS接收器。LVDS信號由左側的Virtex-ELVDS驅動器驅動，并在OUT[1:20]和OUT[1:20]處以兩條29歐姆傳輸線和短截線連接到所有20個LVDS接收器。節(jié)點。每個LVDS接收器每2.5英寸輕觸主多點線路，多點線路長度為50英寸。每個LVDS接收器抽頭線的最大短截線長度為1英寸，傳輸線對地阻抗為50歐姆，兩個短截線之間的差分阻抗為100歐姆。放置一個44歐姆的終端電RT。
在靠近最終LVDS接收器的LVDS_TERM和LVDS_TERM節(jié)點的右側。電阻RS和RDIV衰減來自Virtex-ELVDS驅動器的信號，Vcco=2.5V，并為29歐姆傳輸線提供22歐姆源阻抗（串聯端接）。該設計需要22歐姆的源阻抗，因為LVDS接收器的額外負載將29歐姆線路平均降低到22歐姆的有效阻抗。電容CSLEW降低了Virtex-ELVDS驅動器的壓擺率，從而減少了反射，減少了接收器的振鈴。

圖4：Virtex-E20負載多點LVDS原理圖

為什么29歐姆傳輸線的兩端終止22歐姆終端？答案在于傳輸線的行為。當電容式接收器和短截線對傳輸線進行負載時，額外的電容會降低有效阻抗。圖4中的接收器的有效負載電容約為9pF，包括接收器電容，走線和短截線電容。在29歐姆線路上每2.5英寸放置一個9pF電容器，將線路降至22歐姆。因此，如果線路端接到22歐姆，則反射最小化。有關有效傳輸線阻抗的更多信息，請參閱HowardW.Johnson，“高速數字設計：黑魔法手冊”，1993年，第172-174頁。等間距電容負載部分提供以下等式：
如果Z0=ÖL/C.
其中L=電感/單位長度
C=電容/單位長度
和CL=每個負載的電容
N=負載數量
H=傳輸線的總長度
然后Z0EFF=ÖL/[C+N*CL/H]
盡管傳輸線使用的阻抗低于表2中使用的典型阻抗，但所有電壓擺幅均符合LVDS標準。這意味著任何LVDS接收器都可以在此多點線路上正常工作。實際上，較低的阻抗會導致更寬的走線，從而減少沿多點線路的電感和趨膚效應損耗。
這兩條29歐姆單端傳輸線可以是微帶線，帶狀線，也可以是58歐姆雙絞線或類似平衡差分傳輸線的單端等效線路。有關LVDS中使用的傳輸線和終端的討論，請參見Xilinx應用筆記XAPP230中的附錄A“LVDSI/O標準”。
多點Virtex-ELVDS線路驅動器符合表2中規(guī)定的所有標準ANSI/TIA/EIA-644LVDS接口標準DC輸入電平。輸出共模電壓通常平均為VCCO/2。RS，RDIV和CSLEW的元件值推導可以在第10頁的附錄B中找到.Virtex-ELVDS的直流性能符合或超過表2中所示的ANSI/TIA/EIA-644LVDS接口標準規(guī)范。
圖4中的Virtex-E多點LVDS終端與其他LVDS源終端的不同之處在于它實際上吸收了源處的反射能量。雖然大多數LVDS驅動器的行為類似于具有高輸出阻抗的電流源，但Virtex-E多-LVDS線路驅動器的行為類似于與22歐姆電阻器并聯的電流源，從而改善了反射信號的源端接。與其他LVDS驅動器相比，Virtex-ELVDS驅動器的22歐姆源阻抗幾乎可吸收沿多點線分布的容性負載的所有差分反射，從而降低駐波，下沖和噪聲水平。LVDS_TERM和LVDS_TERM以及傳輸線上的電壓滿足或超過表2中所示的所有標準LVDS有源晶振輸出電平。

圖5：Virtex-E多點LVDS驅動器的典型階躍響應

圖5顯示了Virtex-E多點LVDS驅動器對圖4中原理圖的典型階躍響應。上圖顯示了輸出1,10和20的單端波形，對應于開頭，中間的接收器，和多點線的結束。下圖顯示了從開始到結束沿多點線路的五個接收器的差分電壓。所有晶振電壓均在接收器的片內差分輸入端測量。所有接收的波形都顯示出相似的特性，幾乎沒有下沖或過沖，負載反射可忽略不計。

圖6：圖4中原理圖的Virtex-E多點LVDS輸出的典型311Mb/s突發(fā)數據響應。

圖6顯示了圖4中原理圖的Virtex-E多點LVDS輸出的典型311Mb/s突發(fā)數據（或155.5MHz時鐘）響應。單端和差分波形顯示為輸出1,10和20沿多點線。所有接收的波形都顯示出相似的特性，很少或沒有下沖/過沖和可忽略的反射。波形的一些平滑發(fā)生在由接收器加載的多點線的長度上，但衰減很小。即使最后一個接收器在其他19個接收器之后在50英寸線的末端看到近400mV的峰值。Virtex-E多點LVDS的出色性能可歸功于其匹配的源阻抗和源上的上升時間減少電容CSLEW.Virtex-E多點LVDS驅動器與美國國家半導體的LVDS接收器完全兼容和其他公司。
Virtex-EFPGA發(fā)送和接收多點LVDS。對于-7Virtex-E速度等級，最大數據速率為311Mb/s或155.5MHz時鐘.Virtex-ELVDS驅動器由于其匹配的源阻抗，與其他現成LVDS驅動器相比，可顯著改善信號完整性哪個系列終止傳輸線并最大限度地減少源反射。在8.25ns（50英寸）的電氣長度下，最多20個LVDS接收器可以進行可靠的數據傳輸，僅受PCB走線中趨膚效應損耗的限制。利用LVDS的Virtex-EFPGA消除了昂貴的TTL-LVDS驅動器和LVDS-TTL接收器，減小了電路板面積，減少了信號延遲偏差，同時可靠地在芯片，電路板，機箱和外設之間長距離傳輸高速數據和時鐘。
附錄A：Virtex-Emulti-dropLVDS的PCB布局指南，圖4中Virtex-E多點LVDS電路的印刷電路板布局指南如下：
1）需要具有受控傳輸線阻抗的多層印刷電路板。
2）LVDS驅動器和接收器之間的所有傳輸線應參考公共接地層，除非通過雙絞線等平衡差分傳輸線路。對于雙絞線和其他平衡線路，利用接地屏蔽，在雙絞線電纜的開始和結束處連接到接地層，以允許共模返回電流。如果沒有可用的屏蔽連接，請?zhí)貏e注意使用對稱和等長布線，并確保差分對上的容性負載平衡，以防止過度的共模到差模轉換。不要將接地平面分開在信號路徑下，因為這會導致電感增加導致的大的不連續(xù)性。
3）電阻RS和RDIV應靠近Virtex-E多輸出LVDS線路驅動器的Virtex-E輸出。將并聯終端電阻RT靠近多點線路遠端的最終LVDS輸入。
4）電容CSLEW應靠近電阻RS和RDIV。
5）應使用源和目標之間的多點LVDS信號對的對稱和等長路由，以最大化共模抑制。沿著多點線和短截線在走線之間的間距最小的情況下布線兩個LVDS信號。如果跡線間距小于到接地平面的電介質厚度，則必須包括差分阻抗效應以確定有效傳輸線阻抗，因為跡線阻抗將受到兩條跡線之間的差分阻抗的顯著影響。較寬的間距對阻抗的影響較小。
6）Virtex-E提供專用的LVDS輸入/輸出對，用于驅動和接收LVDS。從單個時鐘驅動的IOB寄存器提供了同步輸入和輸出的便利點。
Virtex-EFPGA是一種可編程邏輯門陣列，國內研究的學者和企業(yè)并不多，目前所擁有的相關資料基本上都是海外的工程和研究人員提供的，LVDS輸出差分晶振采用Virtex-EFPGA不能是近代才被實現和實驗，以上資料來源于Pletronics,Inc.公司網站，如有晶振需求或其他相關資料，請聯系金洛鑫電子！

正在載入評論數據...

上一篇：Rakon公司提供無線基站晶振解決方案

下一篇：通信專用振蕩器分類與基本操作

此文關鍵字： LVDS輸出差分晶振 Virtex-EFPGA晶振 LVDS差分晶體振蕩器

姓名：
郵箱：
正文：

資訊中心

金洛博客

LVDS差分晶振采用Virtex-EFPGA的多點應用

相關資訊