一、將削波的正弦波輸出轉(zhuǎn)換為CMOS
答:來自許多溫補(bǔ)晶振和其他振蕩器的限幅正弦波輸出信號很容易轉(zhuǎn)換為CMOS輸出信號.這個簡單的電路可以由額定為0.8VPP限幅正弦波輸出的振蕩器驅(qū)動,規(guī)定最大負(fù)載為10K歐姆,與10pF并聯(lián).輸出的CMOS方波具有VccPP電平,占空比接近50％.
該電路工作電壓范圍為1.65V至5.5V,電源電壓最低時為70MHz.將限幅正弦波轉(zhuǎn)換為CMOS的成本很低.例如,2009年3月,一家全國知名的電子產(chǎn)品分銷商以5K的數(shù)量將Fairchild邏輯門列為0.052美元ea.Fairchild邏輯門采用SOT23-5和SC70-5封裝.其他組件總價不到0.01美元.

二、需要5.0V時鐘-使用3.3VCMOS時鐘
答:5V CMOS石英晶體振蕩器的可用性正在下降.這是使用現(xiàn)成的3.3V時鐘振蕩器的解決方案.Pletronics SM33xxT,SM44xxT,SM55xxT,SM77xxH和SM77xxD系列3.3V振蕩器可與此電路配合使用,以滿足5.0V時鐘振蕩器的需求.產(chǎn)生的信號特性將等于或優(yōu)于舊的5V時鐘振蕩器.飛兆半導(dǎo)體NC7SZ126三態(tài)緩沖器隨時可用,1K體積成本約為0.055美元.

三、沖擊水平和破碎的晶體導(dǎo)致故障
答:石英晶體諧振器和石英晶體振蕩器最常見的故障之一是破碎的晶體.包裝內(nèi)的晶體懸浮在包裝內(nèi)的自由空間中,懸浮在干燥的氮?dú)庵谢虺榭盏目臻g中.高沖擊會導(dǎo)致精密定時元件斷裂.大多數(shù)Pletronics產(chǎn)品的額定功率為1500Gs,通過將設(shè)備放在地板上可以輕松達(dá)到這種水平的沖擊.該圖表顯示了將物體放在硬木或乙烯基型地板表面上時達(dá)到的G力.混凝土地板上的力要高得多.

四、PN中帶有’S’的陶瓷封裝振蕩器
答:許多Pletronics較舊的振蕩器部件號在部件號中都有字母’S’.例如,SM7745HSV-25.0M.該’S’用于表示該部件被指定為滿足45％至55％范圍的邏輯高電平占空比.標(biāo)準(zhǔn)規(guī)格適用于40％至60％的占空比范圍.隨著技術(shù)的進(jìn)步,用于制造振蕩器的集成電路實(shí)際上都達(dá)到了45％至55％的范圍,無需任何測試或篩選.事實(shí)上,Pletronics的所有陶瓷封裝振蕩器都達(dá)到了45％至55％的占空比范圍.
由于’S’沒有官方含義,因此從陶瓷部件的所有部件號中刪除了.例如:SM7745HSV-25.0M與SM7745HV-25.0M相同,兩個部件的高電平占空比均為45％至55％.其中帶有’S’的部件號被接受為舊部件號,但沒有特殊含義.
五、什么是總抖動?
答:Pletronics晶振報告數(shù)據(jù)表中的總抖動,總抖動是確定性抖動和隨機(jī)抖動的總和,對于非倍增晶體振蕩器(使用基模或第三諧波諧振器的振蕩器),確定性抖動通常小于0.01pS.
六、為什么水晶的頻率限制較低？
答:晶體的厚度決定了頻率.對于AT切割晶體,0.001’(0.0254mm)厚度約為63MHz基模諧振器.如果厚度加倍,則諧振頻率將為0.5*63MHz或31.5MHz.8MHz晶體厚度為0.0078’(0.200mm).4MHz晶體厚度為0.0157’(0.400mm).
遇到兩個限制特定包裝尺寸中最低頻率的條件:
1)簡單的條件,較新的薄型陶瓷LCC封裝不接受較厚的晶振.根據(jù)封裝,頻率下限范圍從8MHz到12MHz,向下.
2)請記住,石英晶體是一種振動機(jī)械裝置.對于最佳設(shè)計(jì),那些具有較低ESR(CI)和無擾動(引起頻率跳躍的不希望的振動模式)的振動區(qū)域應(yīng)位于晶體的中心區(qū)域.當(dāng)晶體頻率較低且晶體較厚時,振動區(qū)域更加機(jī)械地耦合到邊緣.在這種情況下,擾動(不需要的共振)變得難以控制.解決方案是使水晶傾斜或勾勒出輪廓(使水晶看起來更像放大鏡的凹形).邊緣的這種變薄將振動區(qū)域限制在晶體中心并允許控制擾動.不幸的是,限制振動區(qū)域會顯著增加ESR.例如在12MHz:
SM13T5x7mm晶振ESR最大值為50歐姆
SM11T3.2x5mm晶體ESR最大值為80歐姆
對于這個例子,低于12MHz的SM11T不實(shí)用,因?yàn)镋SR變得非常大.
七、為什么TCXO會剪切正弦波輸出？
答:大多數(shù)陶瓷LCC封裝的TCXO僅適用于削波正弦波輸出.這樣做有很多原因,盡管它讓許多想要CMOS輸出電平的電路設(shè)計(jì)者感到沮喪.CMOS輸出會為TCXOIC增加顯著的功耗.IC和封裝中產(chǎn)生的溫度梯度將限制實(shí)現(xiàn)最佳TCXO補(bǔ)償?shù)哪芰?各種可能的CMOS負(fù)載會改變補(bǔ)償設(shè)計(jì),因?yàn)閮?nèi)部熱梯度會導(dǎo)致TCXO不符合規(guī)格.
當(dāng)輸出電平變化時,CMOS輸出會導(dǎo)致電源和接地瞬變.這種噪聲會對TCXO晶振的相位噪聲性能產(chǎn)生不利影響.CMOS輸出產(chǎn)生更大的EMI/RFI信號,這可能導(dǎo)致難以滿足美國FCC和其他國家從最終系統(tǒng)輻射能量限制的困難.截?cái)嗟恼也仁堑驼穹执蟛糠质钦也?導(dǎo)致低信號電平和較少的諧波.
使用這些TCXO的許多應(yīng)用都具有ASIC輸入,可接受限幅正弦波并在內(nèi)部轉(zhuǎn)換為CMOS邏輯電平.請參閱有關(guān)將限幅正弦波電平轉(zhuǎn)換為CMOS的常見問題解答.它很容易做,而且成本低.
八、確定性抖動
可預(yù)測的抖動分量稱為確定性抖動.對于非倍增OSCillator,確定性抖動通常小于0.01pS.
九、精細(xì)泄漏測試標(biāo)準(zhǔn)
答:測試條件:
氦爆炸浸泡時間:7200秒(2小時)
轟炸壓力:75psig
拒絕標(biāo)準(zhǔn):
>5.00-8atm.cc/sec
十、建議PCB/PWB焊盤幾何形狀
答:隨著無鉛處理和RoHS的到來,Pletronics Crystal停止推薦晶體和振蕩器的焊盤設(shè)計(jì).以前整個電子行業(yè)都在使用鉛錫焊料,而Pletronics可以根據(jù)這一一致性要求提出建議.今天,我們有許多不同的工藝,許多不同的助焊劑,許多不同的工藝溫度.再加上這種復(fù)雜性,人們擔(dān)心焊點(diǎn)會產(chǎn)生化學(xué)成分.例如,我們的陶瓷諧振器和振蕩器在鎳焊盤上鍍金以確保可焊性,對于一些最終用戶而言,擔(dān)心在完成的焊點(diǎn)中產(chǎn)生的金濃度.
最終用戶必須在考慮Pletronics焊盤,PCB/PWB焊盤尺寸,PCB/PWB上的任何鍍層和焊接屏幕厚度的同時,決定使其工藝可靠地運(yùn)行的原因.Pletronics Crystal確實(shí)在數(shù)據(jù)表上提供準(zhǔn)確的封裝焊盤信息,以幫助確定正確的PCB/PWB設(shè)計(jì).

正在載入評論數(shù)據(jù)...

上一篇：EPSON石英晶體包裝規(guī)格

下一篇：使用MEMS Oscillator的八大優(yōu)勢

此文關(guān)鍵字： Pletronics石英晶振晶振常見問題 Pletronics Crystal

姓名：
郵箱：
正文：

資訊中心

金洛博客

Pletronics石英晶振常見問題解答

相關(guān)資訊