我們熟悉的晶體振蕩器輸出方式有很多種,其中CMOS,LVCMOS,LVDS,LVPECL這幾種是最常見的,目前也主要以這四種輸出模式為主.為了支持不同的晶振產(chǎn)品設(shè)計(jì)需要,部分石英晶體振蕩器型號(hào)可同時(shí)提供這幾種輸出,部分只支持其中一兩種,如有特殊的需求,可聯(lián)系廠家或供應(yīng)商提供其他的方案.例如有些客戶會(huì)提出,要將LVCMOS晶振連接LVDS或者LVPECL,這種方法其實(shí)也是可行的,但需要制定合理的方案.
在某些情況下,需要為具有單端輸出源的差分LVDS或LVPECL接收器提供時(shí)鐘.通過將AC信號(hào)連接到其中一個(gè)差分輸入引腳并將DC閾值電壓施加到另一個(gè)引腳,LVCMOS輸出可以連接到LVDS或LVPECL接收器.為滿足差分?jǐn)[幅要求,接收器側(cè)單端時(shí)鐘的幅度必須是LVDS或LVPECL接口差分?jǐn)[幅的兩倍.請(qǐng)參考接收器數(shù)據(jù)手冊(cè)以確保輸入電壓在可接受的范圍內(nèi).與差分晶體振蕩器相比,使用單端振蕩器驅(qū)動(dòng)LVDS/LVPECL輸入可提供更低的功耗,但它可降低抗噪性.
將單端輸出連接到差分接收器需要滿足以下條件:
1.對(duì)于所有VDD的LVDS,輸入端的共模電壓應(yīng)為1.2V,對(duì)于2.5VDD的LVPECL為1.2V,對(duì)于3.3VDD的LVPECL為2V.
2.對(duì)于LVDS,輸入端的電壓擺幅應(yīng)為700mV至800mV,LVPECL則為1.2V至2V.
3.終端電路的輸入阻抗必須與走線阻抗相匹配,以保持信號(hào)完整性.典型的走線阻抗為50Ω.
圖23顯示了一個(gè)推薦的原理圖,用于將單端輸出連接到2.5VDD的任何電壓LVDS和LVPECL石英晶振.共模電壓由輸出驅(qū)動(dòng)器阻抗和電阻器R1和R3產(chǎn)生的分壓器設(shè)置.電容器C1提供從負(fù)輸入到地的AC信號(hào)路徑.正輸入端的信號(hào)幅度由分壓器設(shè)定,分壓器由與R1串聯(lián)的輸出驅(qū)動(dòng)器電阻和與R3并聯(lián)的R2組成.

圖23:LVCMOS驅(qū)動(dòng)器與2.5V/3.3V-LVDS或2.5V-LVPECL接收器的接口

圖24顯示了在3.3VDD下LVCMOS與LVPECL接口的原理圖.接收器側(cè)的共模電壓由分壓器設(shè)置,該分壓器由輸出驅(qū)動(dòng)器阻抗與27Ω電阻串聯(lián)至200Ω上拉至VDD.

圖24:將LVCMOS驅(qū)動(dòng)器連接到3.3VDD的LVPECL接收器

圖23和圖24中的推薦元件值是基于25ΩLVCMOS driverimpedance計(jì)算得出的.這個(gè)值對(duì)應(yīng)于SiCM8008系列LVCMOS振蕩器的典型驅(qū)動(dòng)阻抗.LVCMOS貼片振蕩器的電源網(wǎng)絡(luò)中有一個(gè)RLC濾波器,如圖23和圖24所示.SiTime建議使用這個(gè)RLC濾波器因?yàn)樗@著改善了電源噪聲抑制.圖25顯示了用單端時(shí)鐘驅(qū)動(dòng)時(shí)3.3V-LVPECL接收器輸入的波形示例.

圖25:3.3VDD-LVPECL接收器的正(a),負(fù)(b)輸入的波形和產(chǎn)生的差分波形(c).

深圳市金洛鑫電子有限公司是一家專業(yè)的頻率元件制造商和供應(yīng)商,我們不僅提供國內(nèi)國外的石英晶體、石英晶體振蕩器等石英組件,還可以為不同用戶定制針對(duì)性的晶振方案,以及相關(guān)的晶振技術(shù)資料和知識(shí).更多資訊詳細(xì)請(qǐng)關(guān)注我司官網(wǎng):http://m.netflixyz.com/,每天定時(shí)更新各種晶體晶振文章,并已上線進(jìn)口晶振原廠編碼查詢功能,提高效率,讓客戶可以快速查詢,咨詢和訂購合適需要的晶振!

正在載入評(píng)論數(shù)據(jù)...

上一篇：晶振主動(dòng)傾角的定義和測(cè)量方法

下一篇：BER和0scillator噪聲的關(guān)系及其意義

此文關(guān)鍵字： LVCMOS輸出振蕩器差分晶振技術(shù)資料進(jìn)口差分振蕩器代理商

姓名：
郵箱：
正文：

資訊中心

金洛博客

如何將LVCMOS振蕩器連接到LVDS/LVPECL輸入?

相關(guān)資訊